Mi az a SpyGlass CDC?

A Spyglass egy EDA-eszköz az IC-tervezéshez , amely felhasználható a Verilog-kód minőségének ellenőrzésére, teljesítményelemzésére és így tovább. ... A CD-felismerést általában annak ellenőrzésére használják, hogy a verilog kód helyes-e az órán keresztül.

Mi az a Synopsys SpyGlass?

A korai tervezéselemző eszközök lehetővé teszik az SoC-tervek hatékony ellenőrzését és optimalizálását. Számos fejlett algoritmust és elemzési technikát használva a SpyGlass ^® platform betekintést nyújt a tervezőknek a tervezésbe, az RTL folyamatának korai szakaszában.

Mi az aszinkron FIFO?

Az aszinkron FIFO olyan FIFO-tervezésre utal, ahol az adatok egy FIFO-pufferbe íródnak egy óratartományból, és az adatok ugyanabból a FIFO-pufferből kerülnek kiolvasásra egy másik óratartományból, ahol a két óratartomány aszinkron egymással.

Mi az a domain keresztezés visszaállítása?

Reset domain crossing (RDC) egy olyan útvonalra utal a tervezésben, ahol a forrás- és célelemek (flopok, reteszek, órakapuk) különböző független visszaállításokon működnek . A tartományátlépés visszaállítására szolgáló kijelentkezési eszközök és módszerek biztosítják, hogy a visszaállított tartományokat keresztező jelek megbízhatóan működjenek.

Mi a metastabilitás a digitális áramkörökben?

A metastabilitás olyan jelenség, amely rendszerhibákat okozhat a digitális eszközökben , beleértve az FPGA-kat is, amikor a jelet nem kapcsolódó vagy aszinkron órajeltartományokban lévő áramkörök között továbbítják. Ez a cikk leírja az FPGA-k metastabilitását, elmagyarázza, miért fordul elő a jelenség, és megvitatja, hogyan okozhat tervezési hibákat.

Mi az a minősítő a CDC-ben?

A minősítő egy jel, amely irányít/minősít egy kereszteződést . pl. a mux kiválasztása egy mux alapú szinkronizálóban, mivel ez szabályozza a keresztezést.

Mik azok a kvázi statikus jelek?

1) Kvázistatikus jelek. Egyes jelek – például a visszaállítás és más konfigurációs jelek – kvázi statikusak. Vagyis hosszú ideig hatékonyan stabilak . ... Az új eszközöknek ezért lehetőséget kell biztosítaniuk az ilyen jelek átgondolt átvilágítására.

Mi az óra tartomány az FPGA-ban?

FPGA óra tartomány. Az óratartomány egy olyan kialakítás része, amelynek egyetlen órajelen működő órája van, és gyakran aszinkron a tervezésben szereplő másik órával, vagy azzal változó fázisú kapcsolat van.

Mi az az RTL linting?

Mi az az RTL Linting? Az RTL Linting automatizált szerkezeti elemzést használ a meghatározott tervezési kódolási szabályok betartásának ellenőrzésére, amelyek megakadályozzák a szintézisproblémákat és a funkcionális hibákat, valamint kikényszerítik a kódolási stílusokat az olvashatóság és az újrafelhasználás érdekében. Az RTL szöszmélés a szimuláció előtt és a tervezési változtatásokat követően lefut, egészen a végső szöszölés aláírásáig.

Mi a Linting a digitális tervezésben?

A Linting az RTL tervezés statikus kódelemzésének folyamata, amely a kód minőségének ellenőrzésére iránymutatások/szabályok ezrei alapján történik, néhány jó kódolási gyakorlat alapján. Ha ezeket az irányelveket megsértik, a Lint Tool jelzőt emel ki, hogy a tervezőmérnökök felülvizsgálják vagy lemondjanak.

Hogyan ellenőrizhető a visszaállítás?

Mi az RDC és CDC?

A CDC/RDC ellenőrzési stratégia három kulcselemből áll: statikus szerkezeti ellenőrzés, tervezési korlátok beállítása és dinamikus funkcionális ellenőrzés . ... A tesztpad zökkenőmentesen integrálható egy meglévő tervbe, és lehetővé teszi a metastabilitás által kiváltott problémák feltárását az RTL szimuláció során.

Mi az a többórás domain kialakítás?

Az egyórás tartomány és a többórás tartomány közötti különbség az órajelek érkezése közötti fáziskülönbség . A CLK1 és CLK2 órajelforrások mindkét tartományban eltérőek, és függetlenül attól, hogy azonos vagy eltérő frekvenciák vannak-e, a tervezést több órajeles tartomány kialakításának tekintik.

Hol használjuk az aszinkron FIFO-t?

Az aszinkron FIFO egy First-In-First- Out memóriasor vezérlőlogikával, amely végrehajtja az olvasási és írási mutatók kezelését, az állapotjelzők generálását és az opcionális kézfogási jeleket a felhasználói logikával való interfészhez.

Hogyan számítod ki az aszinkron FIFO mélységet?

Ha váltakozó olvasási ciklusaink vannak, azaz két olvasási ciklus között van IDLE ciklus. Ha 10 IDLE ciklus két olvasási ciklus között . FIFO MÉLYSÉG = B - B *F2/(F1*10) .

Hogyan ellenőrizhető az aszinkron FIFO?

Mi az a SpyGlass eszköz?

A Synopsys SpyGlass® RTL signoff megoldása egy tervezési és kódolási irányelv-ellenőrző , amely teljes chipes vegyes nyelvű (Verilog, VHDL és SystemVerilog) és vegyes megjelenítési (RTL és kapu) képességeket biztosít a komplex rendszer-chipen (SoC) fejlesztésének felgyorsítása érdekében. tervez.

Mi az a SpyGlass DFT?

A Spyglass DFT egy átfogó folyamat az RTL tervezési problémák megoldására , ezáltal biztosítva a kiváló minőségű RTL-t kevesebb tervezési hibával. Javítja a teszt minőségét a DFT-problémák korai diagnosztizálásával az RTL-nél vagy a netlistánál. Lerövidíti a teszt végrehajtási idejét és költségeit azáltal, hogy az RTL vagy a netlist szkenneléssel kompatibilis.

Mik azok a linting szabályok?

A kódszaporulat a statikus elemzés egy olyan típusa, amelyet gyakran használnak problémás minták vagy bizonyos stílusirányelveket nem követő kódok megtalálására . A legtöbb programozási nyelvhez léteznek kódsorok, és a fordítók időnként beépíthetik ezt a fordítási folyamatba.

Hogyan javítható az óra domain keresztezés?

Clock Domain Crossing (CDC) tippek A szinkronizáló áramköröket alkotó FF-eket egymáshoz zárva kell elhelyezni, hogy a lehető legkisebb óraeltolódás legyen köztük. Soha ne szinkronizálja ugyanazt a jelet egynél több helyen. Ne használjon Dual FF synchronizer sémát adatbuszhoz. Használjon kézfogási technikát .